PULLNANO: PULLing the limits of NANOCMOS electronics
Ricerca UE FP6
Ruolo DEIB: Partecipante
Data inizio: 01/06/2006
Durata: 30 mesi
Sommario
Focalizzato su avanzate attività di Ricerca e Sviluppo Tecnologico per promuovere il progresso delle tecnologie CMOS, il progetto Pullnano è stato sponsorizzato dalla Comunità Europea all'interno del VI Programma Quadro. Scopo di Pullnano è stato lo sviluppo dei nodi della tecnologia CMOS da 32 e 22nm. Hanno partecipato al progetto 38 organizzazioni europee, inclusi i principali produttori di chip, istituzioni di ricerca orientate all'industria, università e piccole e medie imprese. Pullnano è stato un progetto di riferimento e un'opportunità unica per incrementare l'incidenza mondiale della Nanoelettronica europea e creare le condizioni per future applicazioni IST.
Il progetto ha avuto inizio nel giugno 2006 e si è concluso nel novembre 2008. Il gruppo del DEI ha lavorato sulla modellistica e sulla simulazione numerica dei dispositivi.
L'obiettivo era lo sviluppo di modelli fisici avanzati che rispondessero alle esigenze previste per il nodo 22nm. In particolare sono stati studiati gli effetti sui dispositivi di alcune opzioni: l'adozione di silicio strained, l'effetto dell'orientazione cristallografica, l'impatto dei dielettrici ad alta costante dielettrica, l'effetto delle fluttuazioni dei droganti, dello spessore dello strato di silicio e di dielettrico e gli effetti della rugosità delle linee. I modelli sono stati implementati in simulatori di dispositivo, confrontando le prestazioni delle diverse architetture e l'impatto delle opzioni tecnologiche.
Il progetto ha avuto inizio nel giugno 2006 e si è concluso nel novembre 2008. Il gruppo del DEI ha lavorato sulla modellistica e sulla simulazione numerica dei dispositivi.
L'obiettivo era lo sviluppo di modelli fisici avanzati che rispondessero alle esigenze previste per il nodo 22nm. In particolare sono stati studiati gli effetti sui dispositivi di alcune opzioni: l'adozione di silicio strained, l'effetto dell'orientazione cristallografica, l'impatto dei dielettrici ad alta costante dielettrica, l'effetto delle fluttuazioni dei droganti, dello spessore dello strato di silicio e di dielettrico e gli effetti della rugosità delle linee. I modelli sono stati implementati in simulatori di dispositivo, confrontando le prestazioni delle diverse architetture e l'impatto delle opzioni tecnologiche.
Risultati del progetto ed eventuali pubblicazioni scientifiche/brevetti
- Sviluppo di nuovi metodi per l'analisi di affidabilità dielettrica e dell'elettromigrazione nelle interconnessioni a 32nm.
- Regole di progettazione per package con airgap, prove di processo CMP su strutture SD airgap e strutture con dielettrico poroso per il nodo 32nm.
- Descrizione della microstruttura e delle proprietà elettriche di linee di interconnessione in rame per il nodo 32nm.
- Procedure di invecchiamento ed affidabilità delle interconnesioni.
- Studio della fattibilità di sistemi di packaging con strutture airgap a multilivello (con particolare riguardo all'impiego di wirebonding).
- Pubblicazioni su riviste tecniche.