FASTER - Facilitating Analysis and Synthesis Technologies for Effective Reconfiguration
Ricerca UE FP7
Ruolo DEIB: Partecipante
Data inizio: 01/09/2011
Durata: 38 mesi
Sommario
FASTER, un progetto di 36 mesi iniziato il 1 ° settembre 2011, faciliterà l'uso della tecnologia riconfigurabile, fornendo una metodologia completa che consenta ai progettisti di implementare e verificare facilmente applicazioni su piattaforme con processori general-purpose e acceleratori sfruttando le ultime tecnologie riconfigurabili. Estendere la funzionalità e la durata del prodotto richiede una aggiunta costante di nuove funzionalità per soddisfare le crescenti esigenze della tecnologia, della clientela e le tendenze del mercato in continua evoluzione. Il progetto fornirà strumenti che permetteranno di includere dinamicamente acceleratori hardware riconfigurabili in sistemi embedded che permetteranno il raggiungimento di questo obiettivo.
FASTER svilupperà nuove tecniche per l'ottimizzazione e la verifica degli aspetti statici e dinamici di un progetto riconfigurabile, riducendo al minimo i costi di gestione a run-time per l’ottimizzazione di velocità, area e consumo di potenza. FASTER fornirà anche un avanzato sistema di gestione a run-time che sarà in grado di girare su più piattaforme riconfigurabili e gestire i vari aspetti di parallelismo e di adattività con un ridotto overhead.
Per dimostrare l'efficacia della tool-chain di FASTER, si utilizzeranno tre applicazioni da diversi domini applicativi:
Obiettivi del progetto:
FASTER svilupperà nuove tecniche per l'ottimizzazione e la verifica degli aspetti statici e dinamici di un progetto riconfigurabile, riducendo al minimo i costi di gestione a run-time per l’ottimizzazione di velocità, area e consumo di potenza. FASTER fornirà anche un avanzato sistema di gestione a run-time che sarà in grado di girare su più piattaforme riconfigurabili e gestire i vari aspetti di parallelismo e di adattività con un ridotto overhead.
Per dimostrare l'efficacia della tool-chain di FASTER, si utilizzeranno tre applicazioni da diversi domini applicativi:
- Reverse Time Migration (RTM), un algoritmo computazionale di sismografia,
- Global Illumination and Image Analysis, un algoritmo di analisi video,
- Instrusion Detection System (NIDS), un sistema per l’identificazione di intrusioni nelle reti.
Obiettivi del progetto:
- Miglioramento della produttività del 20% grazie ad un’implementazione e una verifica trasparente sistemi che cambiano dinamicamente la loro funzionalità
- 50% di riduzione dei costi totali di gestione per i sistemi NIDS e RTM
- Miglioramento delle prestazioni 2x in base ai vincoli di potenza per l’algoritmo di Global Illumination and Image Analysis.
Risultati del progetto ed eventuali pubblicazioni scientifiche/brevetti
Pubblicazioni:
- A. Bonetto, A. Cazzaniga, G. Durelli, C. Pilato, D. Sciuto, M.D. Santambrogio.: “An open-source design and validation platform for reconfigurable systems”, in Proceedings of 22nd International Conference on Field Programmable Logic and Applications (FPL 2012), Oslo, Norway, August 29-31, 2012.
- C. Pilato, A. Cazzaniga, G. Durelli, A. Otero, D. Sciuto, M.D. Santambrogio.: “On The Automatic Integration of Hardware Accelerators into FPGA-based Embedded Systems”, in Proceedings of 22nd International Conference on Field Programmable Logic and Applications (FPL 2012), Oslo, Norway, August 29-31, 2012.
- D. Pnevmatikatos, T. Becker, A. Brokalakis, K. Bruneel, G. Gaydadjiev, W. Luk, K. Papadimitriou, I. Papaefstathiou, O. Pell, C. Pilato, M. Robart, M.D. Santambrogio, D. Sciuto, D. Stroobandt, T. Todman.: “FASTER: Facilitating Analysis and Synthesis Technologies for Effective Reconfiguration”, in Proceedings of 15th Euromicro Conference on Digital System Design (DSD 2012), Cesme, Izmir, Turkey, September 5-8, 2012.